Skip to main content

功耗与供电要求

本章介绍LQ50 M.2和LQ50 DUO M.2卡在系统集成设计中的供电能力、典型功耗、热设计功耗以及相关板级设计要求。

3.1. 设计参数总览​

表 3.1 LQ50 M.2 功耗与热设计参数 产品设计供电要求典型功耗（Typical Power）热设计功耗（TDP）
参数说明瞬时最大功耗。如，在推理的prefill阶段，IPU功率极短时段 （10~20ms）处于较高值。 该参数用于指导主板平台的PMIC与电源设计，用于保证算力模组能够在高性能模式下稳定运行。实际使用场景下的平均功耗。 该参数给出在特定环温/某些负载下的参考功耗值。持续运行典型高负载时，产生的最大稳定热量， 用于指导散热器选型。
  • TDP表示散热器需要压住的最大热量。
  • TDP不代表瞬时最大功耗。
  • TDP不代表供电能力。

LQ50 M.2 | 能够为LQ50 M.2整板提供电流不小于10 A、等效功率不小于30 W的供电能力。 选用支持 1A/pin 的 M.2 连接器（M.2 标准 3.3V电压）。 支持PCIe 5.0 x4 NVMe M.2插槽的底板通常能够满足规格 （仍需要实际测试）。 | 环温 30°C 下，整板参考典型功耗：

  • Qwen3-8B 16K上下文，16K长输入场景： Prefill/Decode: 10.45W / 11.17W
  • Qwen3-8B 16K上下文，短输入场景： Prefill/Decode: 14.10W / 11.97W

| 测试环温55°C下，整板合计热耗（解热目标） 为21.6 W。
LQ50 DUO M.2 | 能够为LQ50 DUO M.2整板提供电流不小于20 A、等效功率不小于60 W的供电能力。 LQ50 DUO M.2座子：标准3.3V电压，支持 1A/pin 的座子，即18A。 | 环温 30°C 下，整板参考典型功耗：

  • Qwen3-14B 16K上下文，16K长输入场景： Prefill/Decode: 26.43W / 28.80W
  • Qwen3-14B 16K上下文，短输入场景： Prefill/Decode: 30.24W / 31.05W

| 测试环温55°C下，整板合计热耗（解热目标） 为42.9 W。

本表数据仅作为典型应用负载的表征参考，并基于后摩软件平台v1.0.0版本测试。由于 AI 应用的多样性，建议用户根据目标业务模型进行针对性的供电与散热验证。

3.2. 供电能力设计​

设计要求必须满足模组整板峰值功率（Peak Power）的能力。

根据LQ50 M.2和LQ50 DUO M.2的最新设计规格，峰值功率需要能够覆盖高密度多层卷积运算时M50 IPU核对功率的要求。

3.2.1. LQ50 M.2供电设计要求​

  • 供电： 能够为LQ50 M.2整板提供电流不小于10A，功率不小于30W的供电能力。

  • M.2 连接器（Connector）： 标准3.3V电压，支持1A/pin。

  • 插槽： 支持PCIe 5.0 x4 NVMe M.2插槽的底板通常能够满足规格（仍需要实际测试）。

关于接口的线序详情，可参看《力擎® LQ50 M.2卡 数据手册》中“引脚功能描述” 章节；关于孔位详细说明，可参看《力擎® LQ50 M.2卡 数据手册》中“封装”章节。

3.2.2. LQ50 DUO M.2供电设计要求​

  • 供电： 能够为LQ50 DUO M.2整板提供电流不小于20A，功率不小于60W的供电能力

  • Dual M.2座子： 标准3.3V电压，支持1A/pin的座子，即18A。

  • 电源方案： 建议采用DC-DC降压方案为LQ50 DUO M.2供电。若系统输入电源为12 V，建议选择输出能力不低于3.3 V / 20 A的 DC-DC 电源方案，以覆盖模组约60 W 的峰值功耗需求，并预留一定设计裕量。

DC-DC器件选型时，应重点关注输出电流能力、瞬态响应能力、纹波噪声、转换效率、过流保护、过温保护以及PCB 散热条件。具体器件型号可根据整机电源架构、供货情况和可靠性要求选型，并在目标系统中完成峰值负载和温升验证。在系统输入电源为12 V的场景下，长工微、矽立杰、晶丰明源等国产厂商，以及MPS、TI等进口厂商均有相关DC-DC产品可供选型参考。

关于接口的线序详情，可参看《力擎® LQ50 M.2卡 数据手册》中“引脚功能描述” 章节；关于孔位详细说明，可参看《力擎® LQ50 M.2卡 数据手册》中“封装”章节。

3.3. 典型功耗与性能参考​

在给定环温和负载情况下，不同IPU/DDR频率下的功率与性能实测如下：

3.3.1. LQ50 M.2典型功耗与性能​

下表以Qwen3-8B模型为例，展示了LQ50 M.2卡在环境温度为30°C并且上下文长度为16K（16384 tokens）的配置下，不同prompt长度（用户输入长度）下的典型功耗特性：

表 3.2 LLM 推理功耗参考案例 (Qwen3-8B) Prompt场景IPU/DDR频率（MHz）Prefill阶段功耗Prefill阶段TPSDecode阶段功耗Decode阶段TPS
长输入 （16K tokens）1400/80010.45 W682.6 tokens/s11.17 W15 tokens/s
1050/5337.85 W512.7 tokens/s8.51 W11.2 tokens/s
短输入 （小于 20 tokens）1400/80014.10 W2187.8 tokens/s11.97 W22.4 tokens/s
1050/53310.64 W1624.5 tokens/s9.01 W16.8 tokens/s

本表数据仅作为典型应用负载的表征参考，并基于后摩软件平台v1.0.0版本测试。由于 AI 应用的多样性，建议用户根据目标业务模型进行针对性的供电与散热验证。

3.3.2. LQ50 DUO M.2典型功耗与性能​

下表以Qwen3-8B模型为例，展示了LQ50 DUO M.2卡在环境温度为30°C并且上下文长度为16K（16384 tokens）的配置下，不同prompt长度（用户输入长度）下的典型功耗特性：

表 3.3 LLM 推理功耗参考案例 (Qwen3-8B) Prompt场景IPU/DDR频率（MHz）Prefill阶段功耗Prefill阶段TPSDecode阶段功耗Decode阶段TPS
长输入（16K tokens）1400/80026.43 W577.1 tokens/s28.8 W16.3 tokens/s
1050/53319.53 W443.2 tokens/s22.34 W12.22 tokens/s
短输入（小于 20 tokens）1400/80030.24 W1527.81 tokens/s31.05 W23.1 tokens/s
1050/53323.3 W1215.7 tokens/s23.88 W17.1 tokens/s

本表数据仅作为典型应用负载的表征参考，并基于后摩软件平台v1.0.0版本测试。由于 AI 应用的多样性，建议用户根据目标业务模型进行针对性的供电与散热验证。

3.4. 常见问题解答​

3.4.1. 通用​

  • 上电时序有哪些要求？

要求如下：

* 模组启动时间：小于等于100ms。

* PCIe 时钟：早于 IPU 上电。

* IPU 上电：早于 CPU PCIe 驱动加载。

* 推荐时序：电源就绪 -> PCIe 时钟就绪 -> IPU 上电 -> 延迟 1s -> CPU 驱动加载。

调试建议：若链路初始化异常，可尝试延长 PCIe 驱动初始化及外设扫描时间。

设计依据：严格遵循 PCIe 设备设计规范，客户底板按规范设计即可。

  • LPDDR5的走线长度有要求吗？

后摩M50芯片封装补偿长度与 layout走线长度之和不超过 1500mil。

  • 在设计中，若 M50芯片底下的滤波电容只能放下一半，剩余电容是否可以放置在芯片周围？

后摩M50芯片的 VDD_0V75_SOC和 VDD_0V75在M50下面的小容值电容用 01005，VDD_0V75_SOC电容和 VDD_0V75的电容要在芯片投影区域放置，保证回流路径最小，数量不能删减。

  • DDR的 VDD电源轨，在 DEMO板中的设计是和 M50的 AVDD_1P8_MAIN一起上电的。为什么需要改到时序 3，在 VDD2H后上电，是因为测试结果表明这样设计更好吗？

将DDR VDD也加入到DDR Group中，设计上更合理一些，demo的设计也没有问题。

  • POR_MAIN 复位信号的释放判断是否只需要判断VDD_AO_0V75？

POR实测是在 VDD_0P75和 DDR Group之后才会拉起，用 VDD_0P75_AO是因为这个电源在 sleep时还在，保证 POR在 sleep时保持高电平。

  • 是否能够将DDR VDD合并到AVDD-1P8-MAIN中，在时序1就上电？

DDR VDD可以由 AVDD-1P8-MAIN通过 loadswitch开关提供，EN由 PWR_CTR3控制，loadswitch芯片过流 3A即可，bom面积要比 DC-DC小得多，占用空间不大。DDR的 ZQ也要改为接到 AVDD_DDR_Q上。

  • PCIE WAKE是去唤醒后摩M50设备，还是后摩M50设备来唤醒主机端？

PCIE WAKE是后摩M50设备输出给CPU的，遵从PCIe低功耗管理规范。

3.4.2. LQ50 M.2​

  • LQ50 M.2卡引脚定义中，SMB CLK、SMB DATA和PEWAKE#信号如果不接，是否会影响使用？

这几个信号都不是必须连接：

* SMB CLK和SMB DATA信号虽然可直接读取模组状态，但当前设计选择通过PCIe总线获取，功能等效，无需额外接线。

* PEWAKE#信号用于低功耗唤醒场景，客户未引出不影响常规使用。
  • LQ50 M.2卡引脚定义中，PEWAKE#信号电平值为1.8V/3.3V，是默认1.8V，兼容3.3V的意思？

该列表示 PCIe 规范支持的两种电平标准。实际上，LQ50 M.2卡引脚在模组端定义为 NC（悬空），因此该电平选项在本方案中不适用。

  • LQ50 M.2卡引脚定义中，PIN-26 POR#引脚描述中“与VDD_0P75_AO电源PG信号并接”是什么意思？可以单独复位后摩M50芯片吗？

这里并接是指卡内电路设计，可以单独复位后摩M50芯片，不影响外部复位后摩M50芯片。

  • LQ50 M.2卡引脚定义中，PIN-40 SMB_CLK和PIN-42 SMB_DATA引脚描述中，SMBUS的作用是用来低功耗设计的吗？如果需要低功耗，应该如何配置？

SMBUS地址是 0X60，与低功耗无关，可用于读取卡的功耗、温度信息，也可以选择不接。可通过PCIe读取这些信息。比如：在安装了后摩驱动的环境中运行 hm_smi -a 来获取功耗和温度信息。

  • LQ50 M.2卡引脚定义中，PIN-46 dNPU_RST#引脚描述中，与门的设计目的是什么？是否可以悬空？

与门是卡内的设计，可以选择不接，需要低功耗应用的话要接到底板 PCIE_WAKEn信号上，底板可以预留上拉。即PCIE WAKE 接到 dNPU_RST，低功耗模式拉低该引脚。

  • 主板端NC（悬空），LQ50 M.2卡上是否也有上拉电阻？低功耗模式是否需外部控制 CLKREQ？

卡内有上拉电阻，底板可以预留上拉，不用低功耗可以不接，CLKREQ# 是PCIE低功耗管理需要的信号，不需要外部控制，按照 PCIE规范与 CPU的 CLKREQ或 PCIE时钟发生器使能引脚并连接。

  • 主板端 SMBus 不进行电平转换时，LQ50 M.2卡端是否已有上拉电阻？

LQ50 M.2卡端 SMBus 信号已包含 1.8V 上拉电阻。主板端的上拉电阻建议最好不上件，以避免不同的电源域之间互相干扰，也可以用 I2C隔离器件将不同电源域隔开。

  • LQ50 M.2卡激光盲孔的通流能力是多少？

VDD_0P65_0P75 及 VDD_CIML_0P65_0P75 电流峰值较大，关键电源轨PI指标参考：

* VDD_0P65_0P75 ：额定电压 0.75V，最大电流 30A。最大压降 2%，在100 kHz ~ 25.8 MHz范围内满足 2.5mΩ = (0.753%)/(0.330) 以内，100 kHz - 40MHz范围内满足 4.1mΩ=(0.755%)/(0.330) 以内。

* `VDD_CIML_0P65_0P75 ：额定电压 0.75V，最大电流 11A，` 最大压降 2%，100 kHz - 25.8 MHz范围内满足 6.8mΩ=(0.753%)/(0.311) 以内，100 kHz - 49MHz范围内满足 11.3mΩ=(0.755%)/(0.330) 以内。

VDD_0P65_0P75 及 VDD_CIML_0P65_0P75电源网络的激光孔都按照 3个过流 1A。

3.4.3. LQ50 DUO M.2​

  • LQ50 DUO M.2卡底板供电有什么要求？

LQ50 DUO M.2卡的底板供电方案建议电源架构采用DC-DC降压方案。LQ50 DUO M.2卡模组峰值功耗约60W，建议选用3.3V / 20A及以上规格的DC-DC电源芯片。

  • LQ50 DUO M.2卡CTC 连接是否通过外部线缆实现？主板PCB上是否需要预 CTC走线？两组LQ50 DUO M.2卡互联时，拓扑是否为 DUO1-CTC2连接DUO2-CTC1吗？上述连接完成后，DUO2-CTC2 是否需要回连至 DUO1-CTC1 形成闭环？

单块 DUO 模组内部：LQ50 DUO M.2 #1与LQ50 DUO M.2 #2的CTC连接已在LQ50 DUO M.2 PCB上完成，无需外部干预。

两个LQ50 DUO M.2之间通过 FPC 线缆或紧固件将C2C座子连接。

../_images/design0202.png

连接时必须遵循交叉互联原则，以确保收发信号对齐：

* **方式一：** LQ50 Duo M.2 #1 C1接口（含CTC2和CTC3）与LQ50 Duo M.2 #2 C2接口（含CTC0和CTC1）互联。

* **方式二：** LQ50 Duo M.2 #1 C2接口（含CTC0和CTC1）与LQ50 Duo M.2 #2 C1接口（含CTC2和CTC3）互联。

../_images/ctcinterconnect.png

图 3.1 LQ50 DUO M.2卡前面板HM-LINK互联拓扑示意图

../_images/design0201.png

详情参看《力擎® LQ50 DUO M.2卡 数据手册》中“接口说明”章节。

  • 当使用 LQ50 DUO M.2卡时，SMBUS 是两个卡都要接吗？还是以其中一个为主？另外LQ50 DUO M.2卡的地址应该是有两个吗？

SMBUS不接也是可以的，需要连接的情况下可以接在一条总线上，LQ50 DUO M.2卡上M50芯片1地址是0x60，M50芯片2地址是0x61。

  • 如下图所示，LQ50 DUO M.2卡有2个复位信号，这 2个复位信号的时序有什么要求？

../_images/2connect.png

两个M50复位是独立的，没有时序要求。但每个后摩M50芯片都要求各自的复位要在时钟和电源都就绪后才能拉起来：电源就绪 - > 时钟就绪 -> 复位。因此与底板用的CPU 复位逻辑有关系，即是否满足上述要求。

设计建议：让右侧的后摩M50芯片复位稍晚于左边的后摩M50芯片复位。

  • 如何在LQ50 DUO M.2卡上指定模型运行的后摩M50芯片？

LQ50 DUO M.2卡中，如果在LQ50 DUO M.2卡中（金手指在下方）：

* 将CTC0和CTC1接口悬空的芯片定义为芯片0，在当前的卡中，这个芯片应该在LQ50 DUO M.2卡右侧；

* 对应的，将CTC2和CTC3接口悬空的芯片定义为芯片1，这个芯片在LQ50 DUO M.2卡左侧。

当系统内有多个LQ50 DUO M.2卡时，可通过软件平台提供的SMI工具获取各个设备的 group ID。当两个独立的LQ50 DUO M.2卡通过CTC连接起来时候，就会成为 1个group，芯片会重新定义为0/1/2/3。

../_images/chip0&1.png

图 3.2 LQ50 DUO M.2卡中芯片0及芯片1位置示意图

后摩支持指定后摩设备 ID 决定模型运行在哪个芯片上，但后摩设备ID与物理位置无固定对应关系。芯片ID与物理位置（A/B）固定对应，但无法直接指定。

表 3.4 设备ID与芯片 ID 映射及指定流程 操作操作项说明
1SMI 工具查看映射获取当前后摩设备 ID 与芯片 ID 的对应关系。
2确认物理位置映射芯片ID 0 对应物理位置右侧，芯片ID 1 对应物理位置左侧， 该物理位置映射固定不变。
3识别逻辑 ID 特性后摩设备ID 为逻辑设备ID，每次启动后会重新分配。
4动态查询当前映射每次启动后通过SMI工具查看实时的后摩设备ID与芯片ID 对应关系。
5指定目标设备 ID根据当前映射，将芯片 ID 0 或芯片 ID 1 对应的设备 ID 传入LQ50 DUO M.2卡，确保模型运行在指定的物理位置。

3.4.4. LQ50f eM.2卡和LQ50h Duo eM.2卡​

  • LQ50f eM.2卡或和LQ50h Duo eM.2卡的 CTC连接是否可以通过外部线缆实现？主板 PCB上是否需要预留 CTC走线？ 有何 Layout要求？

LQ50f eM.2卡（3280）支持通过 CTC 连接器实现拼接，即主板PCBA上不需要预留CTC走线，即实现两个独立LQ50f eM.2卡作为一个LQ50h Duo eM.2卡来使用。此外， LQ50f eM.2卡（3280）和 LQ50h Duo eM.2卡（6280）通过 CTC拼接时，考虑到排线连接器尺寸，两卡之间的间隙最低不得小于 3.0mm。

../_images/2eM2.png

图 3.3 LQ50f eM.2卡CTC最短连接示意图

../_images/eDM2&ctc.png

图 3.4 LQ50h Duo eM.2卡CTC最短连接示意图及CTC排线连接器示意图